


Ho la relazione  $V_{\text{out}} = V_{DD} \exp\left(-\frac{t}{\tau}\right)$  in cui  $\tau = R_{DSON} \cdot C_L$

$$\frac{V_{\text{out}}}{2} = V_{DD} \exp\left(-\frac{t_{PHL}}{\tau}\right) \quad t_{PHL} = \tau \ln 2 = 0,69 \tau$$

Il prezzo è che devo solo calcolare  $R_{DSON}$  un po' un'approx molto più alta rispetto alla 1<sup>a</sup> approx. È sempre per difetto. Qui si stima più o meno l'ordine di grandezza della commutazione e è utile per comprendere altre commutazioni con la stessa  $R_{DSON}$

3<sup>a</sup> approx) Questa è un'approx per eccesso, è come se semicassasse con una corrente minore il condensatore  $\Rightarrow t_{PHL}$  maggiore




$$t_{PHL,SAT} = \frac{Q_{VDD \rightarrow VDD-VTs}}{I_{SAT,u}} = \frac{C_L [V_{DD} - (V_{DD} - V_{Ts})]}{K_u (V_{DD} - V_{Ts})^2} = \frac{V_{Ts} \cdot C_L}{K_u (V_{DD} - V_{Ts})^2}$$

1° tratto

$$R_{\text{eq}} = \frac{V_{DD} - V_{Ts}}{I_{SAT,u}}$$

2° tratto

calcolo salto di tensione (vedi grafico)  
modellizza con resistenza come parola



$$t_{PHL,\text{TOT}} = \frac{C_L \cdot V_{Ts}}{K_u (V_{DD} - V_{Ts})^2} + \tau \ln\left(\frac{V_{DD} - V_{Ts}}{V_{DD}/2}\right)$$

Se  $K_u = |K_p|$   $t_{PHL} = t_{PLH}$

Se  $K_u > |K_p|$   $t_{PHL} < t_{PLH}$  e viceversa


def Si definisce Ritardo di propagazione  $T_p = \frac{t_{PHL} + t_{PLH}}{2}$  (propagation delay)

dissipazione di potenza inverter Cross

- ①  $P_{STATICA} = 0$  non ho una dissipazione di potenza attraverso la porta
- Questo permette una tecnica sul wafer  $I_{DDQ}$  o quiescenza:  
Porto gli ingressi ad opportuni livelli logici alti e bassi:
  - Se la corrente di quiescenza è bassa  $\rightarrow$  IC OK
  - se la corrente di quiescenza è alta  $\rightarrow$  IC rotto (curlo circ)

$$③ P_{DINAMICA} = P_{CARICA}^{(1)} + P_{SCARICA}^{(2)} + P_{CROSS-CONDUZIONE}$$

è legata all'ingresso ~~esiste~~ (non esiste) resistenza interna dell'inverter



- ② Durante la commutazione si ha uno scorrimento di corrente nell'inverter. Questa potenza dissipata è molto minore di quella ①

pertanto, in genere  $P_1 \gg P_2$

ES: supponiamo di avere anche qui un 50% duty cycle

fronte positivo  $IN = V_{DD} \rightarrow$  si scarica attraverso l'nfet

pertanto  $E = \frac{1}{2} C_L V_{DD}^2$  dissipata attraverso nFet

fronte negativo  $IN = 0V \rightarrow$  il pFet preleva corrente per alimentare  $C_L$

$$E = \int i(t) \cdot V(t) dt = V_{DD} \int i(t) dt \quad Q \text{ è la carica sulla scarica di } C_L$$

$$\text{essendo } C_L = \frac{Q}{V_{DD}} \rightarrow Q = C_L \cdot V_{DD} \Rightarrow E = V_{DD} \cdot \int i(t) dt = C_L \cdot V_{DD}^2$$

$\frac{1}{2} C_L V_{DD}^2$  = immagazzinata da  $C_L$  carica a  $V_{DD}$

$\frac{1}{2} C_L V_{DD}^2$  = dissipata dal pFet per caricare  $C_L$

$$P = C_L V_{DD}^2 \cdot \text{frequenza} \quad HF = \text{alta dissipazione}$$

$\downarrow$  LF = bassa dissipazione

diminuisco capacità parassita


$\rightarrow$   $V_{DD}$  minima al quadrato, se alimenta a L voltage ha meno potenza

potenza

Vediamo la potenza di cross conduzione, stimandola. svolgimento

l'area della cuspidi della corrente di mass conduzione

$$I_{\text{picco}} = K_u \left( \frac{V_{DD}}{2} - V_{Th} \right)^2 \rightarrow I_{SAT}$$



$$\bar{I}_{CC} \cdot V_{DD} = \frac{1}{2} I_{Piceo_{CC}} (V_{DD} - 2V_T) \quad \bar{I}_{CC} = \frac{1}{2} I_{Piceo_{CC}} \frac{V_{DD} - 2V_T}{V_{DD}}$$

$$\underline{P_{CC}} = \underline{I_{CC} \cdot V_{DP}} \cdot \underline{\text{2 verso la due fronti per periodi}}$$


$\Sigma \Sigma T_p$  ha due fronti per periodo  
 $T_p$  suppongo che con due tempi di propagazione  
 periodo medi copri la durata del fronte di commutazione

$2\tau_p \approx$  durata del fronte



## Porte Logiche elementari CBS

$\bar{Y} = (A, B, C, \dots)$  come faccio a sapere come connettere gli NMOS della rete

di pull-down? Considero per esempio  $Y = \overline{AB} \rightarrow \overline{Y} = \overline{\overline{AB}} = AB$  vero; PDS devono essere in serie




$$\text{Auslogamente, se } h_0 \quad Y = \frac{B}{A+B} \quad \bar{Y} = A + B \quad A$$



$I$  corrente tra i due  $\text{out}$   $\rightarrow$  grande vantaggio rispetto a TTL


Invece per la rete di pulizia i pROS connettono Y all'uscita grande gli ingressi sono bassi. Per determinare la struttura della rete logica dovrà guardare (per i nROS guarda Y) la combinaz degli INPUT regnti.




$$Y = \bar{A} + \bar{B}$$

$$Y = \overline{A} \cdot B$$

$$\text{es } y = \bar{A} + \bar{B} \cdot \bar{C} = \bar{A} \left( \bar{B} + \bar{C} \right)$$



~~WETÉ PULU~~





$$Y = A \cdot (B+C)$$

Transistor in  $\parallel$  → somma le W dei transistor  
→ l'eq porta più corrente

Transistor in serie  $\rightarrow$  somma delle lunghezze  $\rightarrow$  meno corrente  $\rightarrow$  reg. spese in


Posso partire dalla porto logica ad avere un inverter equivalente, per poi eseguire i soliti calcoli e approx

## Porte Logiche tri-state




$$Y = \overline{A \cdot B + C(D+E)} = \overline{AB} \cdot \overline{C(D+E)} = (\bar{A} + \bar{B}) \cdot [\bar{C} + \bar{D} \cdot \bar{E}] \rightarrow \text{pullup}$$

pull down  $\bar{Y} = AB + C(D+E)$



## Dimensionamento transistor porta logica connesse CMOS

$$Y = \overline{AB + C(D+E)} = (\bar{A} + \bar{B}) \cdot (\bar{C} + \bar{D} \cdot \bar{E})$$



Dobbiamo dimensionare i vari transistor in modo da rispettare i tempi di propagazione

per transistor in parallelo  $(\frac{W}{L})_{eq} = \sum_i (\frac{W}{L})_i$ .

per transistor in serie invece ho la somma  $(\frac{W}{L})_{eq} = 1 / \sum_i (\frac{L}{W})_i$ ; transizione (nel nostro caso) HL più grossa è data da 2 nFOS in serie:  $A \cdot B, C \cdot D, C \cdot E$

Transizione L  $\rightarrow$  H più grossa è data da 3 nFOS:  $A \cdot D \cdot E, B \cdot D \cdot E$


Perciò calcolo i fattori di forma  $\left(\frac{W}{L}\right)_{eq} = 2 \xrightarrow{\text{inverter}} \left(\frac{W}{L}\right)_{p,eq} = \frac{1}{M_p} \left(\frac{W}{L}\right)_{n,eq} = 5$

Allora  $\left(\frac{W}{L}\right)_{n,eq} = \frac{1}{\frac{1}{M_p} + \left(\frac{W}{L}\right)_n} = \frac{1}{2} \cdot \left(\frac{W}{L}\right)_n \Rightarrow \left(\frac{W}{L}\right)_n = 2 \left(\frac{W}{L}\right)_{n,eq} = 10$

$$\left(\frac{W}{L}\right)_{p,eq} = \frac{1}{\left(\frac{W}{L}\right)_A + \left(\frac{W}{L}\right)_B + \left(\frac{W}{L}\right)_E} = \frac{1}{3} \left(\frac{W}{L}\right)_p \rightarrow \left(\frac{W}{L}\right)_{p,eq} = 3 \left(\frac{W}{L}\right)_{p,eq} = 15$$

$$\left(\frac{W}{L}\right)_{p,eq} = \frac{1}{\left(\frac{W}{L}\right)_A + \left(\frac{W}{L}\right)_C} \quad 5 = \frac{1}{\frac{1}{2S} + \left(\frac{W}{L}\right)_C} \quad \left[\left(\frac{L}{W}\right) + \frac{1}{2S}\right] S = 1 \Rightarrow \left(\frac{L}{W}\right) = \frac{2}{3} \cdot \frac{1}{5} \cdot \frac{1}{S} = 7,5$$

Transaratteristica (saturazione):  $I_D = K_u (V_{GS} - V_{TN})^2$



Transaratteristica: lega una variabile d'ingresso a quella d'uscita

$\bar{Q} = \text{pto lavoro/bits point}/Q_{point}$


$\bar{m}$  = transconduttanza del MOS:

$$g_m \triangleq \left. \frac{\partial I_{DSAT}}{\partial V_{GS}} \right|_{V_{DS}=\text{costante}} = 2K_u(V_{GS} - V_{TN}) \quad [\text{Siemens}]$$

In sat con  $V_{GS} < V_{TP} < 0$   
 $V_{GS} > V_{TP}$

$$I_D = K_p (V_{GS} - V_{TP})^2$$


$$K_p = -\frac{1}{2} M_p \cos \left( \frac{W}{L} \right)_p$$



$$g_m \triangleq \left. \frac{\partial I_{DSAT}}{\partial V_{GS}} \right|_{V_{DS}=\text{costante}} = 2K_p(V_{GS} - V_{TP})$$

Campionamento del MOS su (piccolo) segnale

$$\frac{V_{DD}}{R_s} \quad V_D = V_{DS} (\text{DC}) \quad I_D = \text{corrente DC entrante al DRAIN}$$



$$V_{GS} = \text{diff di tensione DC tra G e S} \triangleq V_G - V_S$$

$i_d$  = corrente di segnale entrante al drain

$$V_{GS} = \text{diff di tensione tra gate e source} \triangleq V_G - V_S$$

$$I_D = I_{D0} + i_d \quad V_{DS} = V_{DS0} + v_{DS}$$


$$V_{GS} = V_{GS0} + v_{GS} \quad I_d = I_{D0} + i_d = K_u (V_{GS} - V_{TN})^2 = K_u [(V_{GS} - V_{TN}) + v_{GS}]^2 = \\ = K_u (V_{GS} - V_{TN})^2 + 2K_u (V_{GS} - V_{TN})v_{GS} + K_u v_{GS}^2$$

$i_d = g_m v_{GS} + K_u v_{GS}^2$  se mi liberassi del termine quadratico avrei un amplificatore

Ma se posso la condizione  $K_u v_{GS} \ll K_u \cdot 2(V_{GS} - V_{TN})v_{GS} \Rightarrow v_{GS} \ll 2(V_{GS} - V_{TN})$

a condizioni di piccolo segnale è quindi  $V_{GS} \ll 2(V_{GS}-V_{TH})$

dunque posso dire che  $i_D = g_m V_{GS} + k_u V_{GS}^2 \approx g_m V_{GS}$  per piccoli segnali





Ho un'asimmetria dell'onda amplificata. Essa dipende dalla parabola, vediamo l'errore di linearità

$$\epsilon \triangleq \frac{V_{TH} V_{GS}}{2k_u(V_{GS}-V_{TH})g_m} = \frac{V_{GS}}{2(V_{GS}-V_{TH})}$$

Per piccoli segnali però ho un'informazione differente, il segnale è linearizzato e ha un'asimmetria (vedi onda blu rispetto la verde)

e aumenta o diminuisce la tensione di comando  $V_{GS}$  modula l'ampliamento considerando l'IMOS come gen di corrente di segnale che scorre da D a S, soltato da  $V_{GS}$

### Stadio source a massa (Common source CS stage)



Verifico se il TOS è saturo:  $V_{GD} > V_{TH}$ ?   
 SI → NO


Per non alterare la polarizzazione del circuito, devo disaccoppiare il segnale d'ingresso con un condensatore ( $C \rightarrow \infty$ ). Per IN DC abbiamo un circuito aperto, ma per qualsiasi frequenza il condensatore è in cc.

Quindi devo avere 1 TOS SAT 2 condensatori circuiti aperti per  $V_{in}$  DC ( $V_{in}=0$  perché il valore medio del segnale è nullo perché periodico e alternato).




Se sposto troppo in su il p.to lavoro → OTT

$$V_{GS} = \frac{R_2}{R_1+R_2} V_{DD} \quad \text{rischio di entrare in zona ohmica}$$



② Piccolo segnale:  $V_{GS} = V_{in} \Rightarrow i_D = g_m V_{GS} = g_m V_{in}$

$$V_{out} = -i_D R_D = -g_m V_{in} R_D \quad G_V \triangleq \frac{V_{out}}{V_{in}} = -g_m R_D$$



La dinamica di uscita è il massimo intervallo in cui il transistore mantiene la giusta caratteristica (senza clip/assimmetrie)

### Come portare verso pTOS su segnale

$$\begin{aligned} \text{Circuit diagram: } & V_g \quad V_{gs} \\ & \downarrow r_g \quad \downarrow \\ & \text{FET symbol} \quad \downarrow I_d \\ & \downarrow \quad \downarrow V_{gp} = V_{gs} + N_{gs} \\ & V_{ss} \quad I_d = I_D + i_d = K_p (V_{gs} - V_{Tp})^2 = K_p \left[ (V_{gs} - V_{Tp})^2 - 2(V_{gs} - V_{Tp})N_{gs} + N_{gs}^2 \right] \end{aligned}$$

poco segnale

Dipendenza di  $I_d$  da temperatura e caratteristiche costruttive

$$\begin{aligned} \text{Circuit diagram: } & V_{dd} \quad R_1 \quad R_2 \quad R_{iu} \quad R_o \\ & \text{FET symbol} \quad \downarrow I_d \end{aligned}$$

$$I_d = K_u (V_{gs} - V_{Tu})^2 \quad K_u = \frac{1}{2} \mu_n C_o \times \frac{W}{L}$$

$$\Delta I_d = \Delta K_u (V_{gs} - V_{Tu})^2 \frac{K_u}{K_u} \rightarrow \frac{\Delta I_d}{I_d} = \frac{\Delta K_u}{K_u}$$

$Ku_2 < Ku_1$

per lavori Q  
differenti per  
la stessa tensione

Se segnale afferro

$$\begin{aligned} \text{Circuit diagram: } & V_{dd} \quad R_o \\ & \text{FET symbol} \quad \downarrow I_{out} \quad \downarrow V_{out} \end{aligned}$$

$$V_{out} = -i_d R_o = -g_m N_{gs} \quad V_{gs} = \frac{(R_1 \parallel R_2) V_{iu}}{R_{iu} + R_1 \parallel R_2}$$

$$N_{gs} = -g_m N_{iu} \frac{R_i / R_o}{R_{iu} + R_i / R_o} \rightarrow G_o = -\frac{R_i / R_o}{R_{iu} + R_i / R_o} \cdot g_m R_o$$

parte in inverso

Per minimizzare le variazioni, devo fare in modo che  $R_{iu} \ll R_1 \parallel R_2$

$$\text{Circuit diagram: } V_{dd} \quad R_o \quad R_{iu} \quad V_{ss} \quad V_{gs}$$

Posso anche realizzare un accoppiamento DC del segnale di ingresso


$$V_{gs} = 0 - (-V_{ss}) = V_{ss}$$

non ho corrente in ingresso perché  $R_{gs}$  → ∞

Utilizzare un'alimentazione duale permette di non perdere in ingresso il fattore delle due resistenze  $R_1 \parallel R_2$  (ho perso il segnale DC)

Così facendo, desensibilizzo lo stadio a temperatura e variazioni di corrente, ottenendo una resistenza diretta in ingresso

# Studio sonore a massa degenerato




Polarizzazione:

- capacità in CA
- spegno gen segnale
- $H_p: V_{AS}$  in SAT

$$V_a = V_{DD} \frac{R_2}{R_1 + R_2}$$

$$V_{ci} = V_{cas} + V_{AS} = V_{cas} + I_D R_S$$




per  $H_p$  di stat

$$\left. \begin{aligned} I_D - I_{DSAT} &= K_u (V_{AS} - V_{Tu})^2 \\ V_{ci} &= V_{cas} + I_D R_S \end{aligned} \right\} \rightarrow \text{ottengo due sol, una } < V_{Tu} \text{ ma non abbiano } H_p \text{ di SAT, quindi viene esclusa}$$

$$V_D = V_{DD} - I_D R_D \Rightarrow I_D = K_u (V_{ci} - I_D R_S - V_T)$$

$R_S$  è vantaggiosa per la dipendenza dalla polarizzazione e dalla transcondutanza:



Geometricamente vedo che  $\Delta I_D$  è minore con

La generazione rispetto a non degener.

$$I_D = K_u [V_{AS}(K_u) - V_{Tu}]^2 \frac{\partial I_D}{\partial V_{DS}} = (V_{AS} - I_D R_S - V_T)^2 \frac{2K_u \partial I_D}{K_u} \cdot (V_{AS} - I_D R_S - V_T)$$

$\hookrightarrow V_{AS} = f(K_u)$ , lo vedo da  $\textcircled{2}$

Sappiamo che

$$2K_u (V_{AS} - I_D R_S - V_T) = g_m$$

$$\Delta I_D = \Delta K_u [V_{AS}(K_u) - V_{Tu}]^2 + K_u \cdot 2(V_{AS} - V_{Tu}) \Delta V_{AS}$$

$$\Delta V_{AS} = 0 - \Delta I_D \cdot R_S \rightarrow \Delta I_D = \Delta K_u [V_{AS} - V_{Tu}]^2 + g_m (-\Delta I_D R_S) \quad \text{Allora} \quad \frac{\partial I_D}{\partial V_{DS}} = \frac{\partial K_u}{K_u (1 + g_m R_S)}$$

$$(1 + g_m R_S) \Delta I_D = \frac{\Delta K_u}{K_u} (V_{AS} - V_{Tu})^2$$

$$\boxed{\frac{\Delta I_D}{I_D} = \frac{\Delta K_u}{K_u} \cdot \frac{1}{(1 + g_m R_S)}}$$

La variaz % della componente di corrente risulta ridotta dal fattore di degeneraz  
che varia a seconda di  $R_S$  (che ~~è~~ vogliamo più grande possibile)

Guadagno per piccolo segnale

Circuit diagram with a feedback resistor  $R_f$  instead of  $R_s$ .

$$\left. \begin{aligned} V_{in} &= N_{gs} + i_d R_S \\ i_{ds} &= g_m N_{gs} \end{aligned} \right\} \rightarrow N_{in} = N_{gs} + g_m N_{gs} R_S \Rightarrow N_{gs} = \frac{N_{in}}{1 + g_m R_S}$$


$$N_{out} = -i_d R_D = -g_m N_{gs} R_D = -g_m R_S \frac{N_{in}}{1 + g_m R_S} \rightarrow$$

$$C_{ov} = \frac{N_{out}}{V_{in}} = -\frac{g_m R_D}{1 + g_m R_S} \xrightarrow{R_D \gg 1} -\frac{R_D}{g_m} \quad \boxed{\text{però in guadagno}}$$

Inserisco una capacità di bypass: finché essa è C.A. ha la diminuzione di guadagno.

Nel momento in cui il condensatore diventa C.C., ottengo l'aumento di guadagno, non avendo più  $R_S$  a rompere le bolle.

Resistenze viste su segnale dai terminali del Mos




Ovviaamente  $R_G \rightarrow \infty$

$$R_{drain} = \frac{V_D}{I_D} = \frac{V_D}{\frac{V_D - V_{GS}}{g_m N_{GS}}} = \frac{V_D}{\frac{V_D}{g_m N_{GS}}} = g_m N_{GS} \rightarrow \infty \text{ perche } g_m N_{GS} = 0 \text{ (gate a } 0 \text{ V)}$$

$$\text{Psource} = \frac{V_D}{I_D} = \frac{V_D}{\frac{V_D - V_{GS}}{g_m N_{GS}}} = \frac{V_D}{\frac{V_D}{g_m N_{GS}}} = \frac{V_D}{\frac{V_D}{g_m N_{GS}}} = \frac{1}{g_m}$$

Possiamo modellizzare il transistor utilizzando tutto con Thévenin?



Di conseguenza  $id = \frac{Vin}{R_s + \frac{1}{gm}}$  non questo è possibile perché mi

ricordo che la resistenza vista dal source è  $\Delta$  ???

$$I_D = I_D + id = K_u [V_{GS} - V_{TH}]^2 \Rightarrow \text{genere} \quad \text{e' un} \quad \text{e' un} \\ \text{V}_{DD} \quad \text{V}_{GS} \quad \text{R}_S \quad \text{R}_S \quad \text{R}_S \quad \text{R}_S$$


Studio source follower o studio inseguitore di source

$$\text{V}_{DD} \quad \text{R}_1 \quad \text{R}_2 \quad \text{R}_S \quad \text{R}_{out} = \frac{R_S}{R_S + R_{st}} \cdot N_{eq} = \frac{R_S}{R_S + \frac{1}{gm}} \cdot \frac{R_1 || R_2}{R_1 + R_1 || R_2} \cdot V_{in}$$

$$\text{V}_{GS} \quad \text{Cao} \quad \text{R}_S \quad \text{N}_{out} = \frac{R_S}{R_S + R_{st}} \cdot N_{eq} = \frac{R_S}{R_S + \frac{1}{gm}} \cdot \frac{R_1 || R_2}{R_1 + R_1 || R_2} \cdot V_{in}$$

$$C_{AV} \triangleq \frac{N_{out}}{V_{in}} = \frac{R_1 || R_2}{R_1 + R_1 || R_2} \cdot \frac{R_S}{\frac{1}{gm} + R_S} \quad \begin{aligned} &\rightarrow \text{è non invertente, la partiz. ingr. } \approx 1 \\ &\text{la seconda parte attenua perché il guadagno} \\ &\text{è poco minore di 1} \end{aligned}$$



$V_{DD}$



$$R_{out} = \frac{1}{j\omega} // R_s \text{ se modello bene gm posso sostituire bene}$$

il livello di impedenza. Questo "buffer" mi permette di separare le ~~casate~~ <sup>impedenze</sup> ed ottenere un guadagno poco minore di 1 e "accoppiare" caschi con impedenze ~~molto~~ diverse molto.

### Dimensionamento delle capacità di disaccoppiamento in ingresso



abbiamo  $R_1 // R_2$  perché  $V_{DD}$  una fornisce contributi al segnale, quindi lo consideriamo a massa

$$\text{Vediamo nel dominio di Laplace: } Z_c = \frac{1}{j\omega} \quad Z_{in} = R_{in} \quad Z_o = R_1 // R_2$$

$$Z_{eq} = \frac{Z_{R1}}{Z_{R1} + Z_{R2} + Z_c} = \frac{N_g}{N_{in}} = \frac{R_1 // R_2}{R_{in} + R_1 // R_2 + \frac{1}{j\omega}}$$

$$= \frac{j\omega R_1 // R_2}{1 + j\omega [R_{in} + R_1 // R_2]} \quad s = j\omega$$

$$\frac{N_g}{N_{in}} = \frac{j\omega C R_1 // R_2}{1 + j\omega C [R_{in} + R_1 // R_2]}$$

calcoliamo il modulo di  $Z_{eq}$

$$\left| \frac{N_g}{N_{in}} (j\omega) \right| = \frac{WC R_1 // R_2}{\sqrt{1 + W^2 C^2 [R_{in} + R_1 // R_2]^2}}$$

$$\rightarrow W \ll \frac{1}{C[R_1 // R_2 + R_{in}]} \rightarrow WC R_1 // R_2$$


$$\rightarrow W = \frac{1}{C[R_1 // R_2 + R_{in}]} \rightarrow \frac{1}{\sqrt{2}} \frac{\sqrt{R_1 // R_2}}{\sqrt{R_1 // R_2 + R_{in}}} = \frac{R_1 // R_2}{\sqrt{2[R_{in} + R_1 // R_2]}}$$

$$\rightarrow W \gg \frac{1}{C[R_1 // R_2 + R_{in}]} \rightarrow \frac{WC R_1 // R_2}{WC[R_1 // R_2 + R_{in}]} \text{ no impedenza comune trascurabile rispetto alle impedenze delle resistenze}$$

Il mio obiettivo è ottenere il caso


$$\rightarrow \frac{1}{C[R_1 // R_2 + R_{in}]} \text{ così che io abbia}$$

un guadagno costante per ogni ~~impedenza~~ pulsazione



Dimensiono la capacità  $C$  in modo tale che l'inverso della sua costante di tempo sia minore della minima pulsazione che si vuole amplificare

## Due capacità di decoppiaaggio in uscita



$C_{out}$  fa la stessa cosa della capacità di bypass in ingresso  
devo fare sempre in modo da non avere cambiamenti di guadagno per tutta la banda di amplificazione.

$$\frac{V_{out}}{V_{in}} = -g_m \cdot \left[ R_D \left/ \left( R_L + \frac{1}{sC_{out}} \right) \right. \right] \cdot \frac{R_L}{R_L + \frac{1}{sC_{out}}} =$$

$$= -g_m \frac{R_D \left( R_L + \frac{1}{sC_{out}} \right)}{R_D + R_L + \frac{1}{sC_{out}}} = -g_m \frac{R_D R_L}{R_D + R_L + \frac{1}{sC_{out}}} = -g_m \frac{sC_{out} \cdot R_D R_L}{(R_D + R_L) sC_{out} + 1}$$


Abbiamo ancora un volto  $V_m$  fdt del tipo passa alto  $V_{out} = C_{out} (R_D + R_L) \approx$

$$\left| \frac{V_{out}}{V_{in}} \right| = g_m \frac{w C_{out} \cdot R_D R_L}{\sqrt{1 + w^2 C_{out}^2 (R_D + R_L)^2}}$$

$w \ll \frac{1}{T_{out}} \rightarrow g_m R_D w C_{out} R_L$

$w \gg \frac{1}{T_{out}} \rightarrow \frac{-g_m w C_{out} R_D R_L}{w C_{out} (R_D + R_L)} = g_m (R_D // R_L)$

Vediamo cosa succede prelevando la tensione  $V_{out}$  dal dominio



$$\frac{V_{out}}{V_{in}} = -g_m \left[ R_D \left/ \left( R_L + \frac{1}{sC_{out}} \right) \right. \right] = -g_m \frac{R_D (1 + sC_{out} + R_L)}{1 + sC_{out} (R_L + R_D)}$$

$LF = C_{out}$  è assimilabile a C.A


$$\left| \frac{V_{out}}{V_{in}} \right|_{LF} = -g_m R_D$$

$MF = C_{out}$  è già intervenuta  $\rightarrow$  assimilabile a C.C.

$$\left| \frac{V_{out}}{V_{in}} \right|_{MF} = -g_m (R_D // R_L)$$

Per le HF l'impedenza della capacità arriverà ad essere trascurabile rispetto alle altre impedenze in gioco

## Esercizio



$$V_T = 0.5V$$

$$V_{DD} = 5V = |V_{SS}|$$

$$K_u = \left(\frac{1}{2}\right) \mu_{nCOX} \frac{W}{L} = 2mA/V^2$$

$$R_2 = 180k\Omega$$

$$R_1 = 850k\Omega$$

$$Rd_1 = 2k\Omega$$

$$Rd_2 = 6k\Omega$$

$$R_3 = 200\Omega$$

### 1. Polarizzazione

1. Capacitor C.A.
2. Sposto i gen di segnale
3. H<sub>p</sub>: nMOS lavora in saturazione

1) Polarizzazione


$$2) \frac{|V_{out1}|}{|V_S|} = \frac{K_u R_2}{|V_S|}$$

3) Dimensione Ci per  $f \in [1K, 50K] Hz$

4) Resistenze Rout1 e Rout2

$$5) E' lineare: N_s = 100mV \sin(2\pi f t)$$

per  $f = 30KHz$



$$V_{ci} = \frac{R_2}{R_1 + R_2} [V_{DD} - (-V_{SS})] - V_{SS} \quad V_{cas} = \frac{R_2}{R_1 + R_2} [V_{DD} - (-V_{SS})]$$

$\approx \frac{180k\Omega \cdot 20V}{(180+850)k\Omega} + 5V = -3.5V$

$\approx 1.5V > V_T$  nMOS acceso

$$I_D = K_u (V_{cas} - V_{Th})^2 = 2mA$$


sempre ammesso che il nMOS sia SATURATO

$$V_D = V_{DD} - (R_{d1} + R_{d2}) I_D = 5V - 1mA \cdot (6k\Omega) = -1V$$

$$V_{GD} = -3.5V - (-1V) = -2.5V < V_T$$

OK: il nMOS è effettivamente saturo

$$V_{out1} = V_{DD} - I_D R_{d1} = 5V - 1mA \cdot 2k = 3V$$



Calcola anche la transconduttanza  $g_m = 2K_u (V_{cas} - V_{Th}) = 2mS$

$$2. \quad \frac{V_g}{V_S} \quad N_{gs} = \frac{R_1 || R_2}{R_s + R_1 || R_2} \quad N_{out1} = -g_m N_{gs} (R_{d1} + R_{d2})$$

$$\frac{N_{out2}}{N_S} = -g_m (R_{d1} + R_{d2}) \cdot \frac{R_1 || R_2}{R_s + R_1 || R_2} = -11.98$$

$$N_{out2} = -g_m N_{gs} R_{d1} = -g_m R_{d1} \frac{R_1 || R_2}{R_s + R_1 || R_2} N_S \quad \approx 0.998$$


$$\frac{V_{out2}}{N_S} = -g_m R_{d1} \cdot \frac{R_1 || R_2}{R_s + R_1 || R_2} = -3.99$$

3) Avendo una zero, circuitalmente, significa che ho un certo punto in cui per qualsiasi ingresso, ho uscita nulla (impedenza infinita)

$$P_{in} = C_{in} R_{eq} =$$

$$R_{eq} = (R_s + R_1 || R_2) = 127.7k\Omega$$

$$N_{gs}(s) = \frac{R_1 || R_2}{R_s + \frac{1}{2\pi f} + R_1 || R_2} \quad N_S(s) = \frac{s C_{in} R_1 || R_2}{1 + s C_{in} (R_s + R_1 || R_2)} N_S(s)$$



## ~~Dimensionamento conduttore~~

Per essere comodo, sposto di un decade prima la  $f_{TAU}$  (da 1kHz a 100Hz) così da non avere il taglio di 3dB (effetto dello zero esaurito)


Di conseguenza  $\frac{1}{2\pi R_{eq} C_{in}} = 100\text{Hz}$   $C_{in} \approx 12,5\text{nF}$

4)  $g_{m1} = 2\mu S$   $R_{out1} = R_{d1} + R_{d2} = 6\text{k}\Omega$

$$R_{out2} = \frac{R_{d1}}{\left[ \frac{R_{d2} + \infty}{\infty} \right]} = R_{d1} = 2\text{k}\Omega$$

5)  $\xi = \frac{V_{gs}}{2(V_{as}-V_T)} = \frac{R_1/R_2}{R_{st}+R_1/R_2} \cdot \cancel{V_s} \cdot \frac{2}{2(V_{as}-V_T)} \approx \frac{100\text{mV}}{2(1,5V-0,5V)} = 5\%$

Esercizio con pMOS



$$V_{TP} = -1V \quad |K_p| = 0,5 \frac{\mu A}{V^2} \quad R_1 = 100\text{k}\Omega \quad R_2 = 200\text{k}\Omega$$

$$R_{d1} = 7\text{k}\Omega = R_{d2} \quad V_{DD} = V_{SS} = 3V$$

$$1) P_0 \quad 2) \frac{V_{out}}{V_{in}} \quad 3) \cancel{\text{Dinamica del}} \quad \text{onda drain a LF (c open)}$$

$$4) \text{Aria buona c'è per } f \in [100\text{Hz}, 100\text{kHz}]$$

1)  $P_0$ :

$$V_{as} = V_{SD} = -\frac{R_1}{R_1+R_2} [V_{DD} - (V_{SS})] = -\frac{1}{3} [3V + 3V] = -2V \rightsquigarrow \text{pMOS acceso}$$

$$I_D = |K_p| (V_{GS} - |V_{TP}|)^2 = 0,5 \frac{\mu A}{V^2} [-2V - (-1V)] = 0,5 \mu A$$

$$V_{GD} = -V_{SS} + V_{D1} = -V_{SS} + I_D \cdot R_{d1} = -3V + \cancel{3,5V} = 0,5V$$


$$V_u = +1V \quad V_{GD} = V_u - V_D = 1V - 0,5V = 0,5V \rightsquigarrow \text{pMOS saturo}$$

$$g_{m1} = 2K_p (V_{as} - V_{TP}) = 2(-0,5 \frac{\mu A}{V^2}) \cdot (-2V + 1V) = 1 \mu S \quad -1 \mu S \cdot 3,5 \text{k}\Omega$$

$$V_{out} = -g_{m1} V_{in} (R_{d1} // R_{d2}) \Rightarrow G \triangleq \frac{V_{out}}{V_{in}} = -g_{m1} R_{d1} // R_{d2} = -3,5$$

3)

$$V_{GD} = V_{CD} + V_{g1} > V_{TP} \quad V_{D1IN} = -V_{SS} \quad \Delta V_{out} = V_{D1IN} - V_{D1\text{sat}} = -3V - 0,5V = -3,5V$$



$$V_{as} > V_{TP} \quad V_D < V_u - V_{TP} \Rightarrow V_{D1\text{sat}} = V_u - V_{TP} = 1V + 1V = 2V$$

$$\Delta V_{out} = 1,5V$$


Ai bordi della dinamica non avrò più valori lineari. Procedo con appross per piccolo segnale alla dinamica

$$V_{as} + V_{g1} > V_{TP} \quad V_{as} + V_g - V_d > V_{TP} \quad V_{as} - \frac{V_d}{g_{m1} R_{d1}} - V_d > V_{TP} \Rightarrow$$


$$-V_d \left[ 2 + \frac{1}{g_{m1} R_{d1}} \right] > V_{TP} - V_{as} \quad V_d < \frac{[V_{as} - V_{TP}]}{\frac{1}{g_{m1} R_{d1}}} \Rightarrow$$

Vedo che è leggermente minore di 1,5V


$$4) C_{out} \approx C_{out} (R_{d1} + R_{d2}) \quad \frac{1}{2\pi f_p} \leq 10 \text{ Hz} \rightarrow C_{out} = 1,15 \mu\text{F}$$



Dimensionamento capacità di bypass



$$N_g = \frac{R_2/R_1}{R_2/R_1 + R_{in}} \quad \text{Min}$$



$$\begin{aligned} i_d &= \frac{N_g}{\frac{1}{gm} + \frac{R_s}{1+sC_sR_s}} = \\ &= \frac{(1+sC_sR_s) gm N_g}{1+sC_sR_s + gm R_s} \end{aligned}$$

$$V_{out} = -i_d R_d = -\frac{R_2/R_1}{R_{in} + R_2/R_1} \cdot \frac{gm R_d}{1+gm R_s} \cdot \frac{1+sC_sR_s}{1+sC_sR_s + gm R_s} \quad \text{Min}$$


$$T(s) = \frac{V_{out}}{V_{in}} = -\frac{R_2/R_1}{R_{in} + R_2/R_1} \cdot \frac{gm R_d}{1+gm R_s} \cdot \frac{1+sC_sR_s}{1+sC_sR_s + gm R_s} \rightarrow R_s \parallel \frac{1}{gm}$$

$$T(0) = \frac{\infty}{\infty} \xrightarrow{\text{O(s)}} \frac{0}{0} \xrightarrow{\text{O(s)}} T(\infty) = \frac{\frac{1+sC_sR_s}{1+sC_sR_s + \frac{1}{gm}}}{\frac{1+sC_sR_s + \frac{1}{gm}}{1+sC_sR_s + \frac{1}{gm}}} = -\frac{R_2/R_1}{R_{in} + R_2/R_1} \cdot \frac{gm R_d}{1+gm R_s} \cdot \frac{R_s}{R_s + \frac{1}{gm}}$$

$$f_p = C_s \left( R_s \parallel \frac{1}{gm} \right) \quad f_z = C_s R_s \quad S_z = -\frac{1}{f_z}$$


$$Z_{eq}(s) = \frac{R_s}{1+sC_sR_s} \rightarrow \infty \iff s = -\frac{1}{C_s R_s} \rightarrow \text{posso calcolare la f di taglio senza calcolare la fdt in maniera diretta}$$

## Effetto della modulazione della lunghezza di canale




Suppongo  $I_D = K_u (V_{GS} - V_{TH})^2$  un po' in realtà ha

$$I_D = K_u (V_{GS} - V_{TH})^2 \cdot (1 + 2V_{DS})$$




$$\frac{\partial I_{DSAT}}{\partial V_{DS}} = K_u (V_{GS} - V_{TH})^2 / 2 \Rightarrow \frac{I_D}{IV_A} \rightsquigarrow \text{perché } \lambda = \frac{1}{IV_A}$$

$$\frac{\partial I_{DSAT}}{\partial V_{DS}} = \frac{1}{r_o}$$




$$R_{load} = \frac{N_p}{i_p} = r_o \quad \text{perché } g_m N_{GS} = 0 \Rightarrow \text{resistenza } \infty$$

$V_{DS} \rightarrow N_{out} = -g_m R_o / r_o \approx G = -g_m (R_d / r_o)$   
Il guadagno dipende fortemente dalle mazzezioni di  $R_d$ .  
Sost  $R_d$  con un gen. corrente per una ovvia  
dipendenza sul guadagno:  
generatore di corrente reale al posto del canale



Data  $I$  fissa, un po' ha variaz di corrente, risalvo

il problema di  $R_d$  ma rimane comunque la  
resistenza del gen. corrente reale (seppur di valore  
generalmente elevato).




A differenza di  $R_d$ , questa resistenza è parve

del generatore reale di corrente, che è nell'ordine di molti  
 $K_L$

## Stadio amplificatore con carico attivo

$$V_{DD} \quad |Kp| (V_{GS} - V_{Tp})^2 = |Kp| [(V_u - V_{DD}) - V_{Tp}]^2$$

Il generatore di corrente "reale" è un ~~unico~~ transistor




Resistenza eq nel ws con modulaz. carica (e degeneraz. source)

$$\begin{aligned} R_{eq} &\triangleq \frac{V_p}{I_p} & i_p = g_m N_s + i_{r_0} = -g_m R_s i_p + \frac{N_p}{r_0} - I_p \frac{R_s}{r_0} = * \\ & \text{Circuit diagram: } \text{M1: } V_o \rightarrow \text{gate}, \text{drain } \xrightarrow{i_p} \text{drain of M2}, \text{source } \xrightarrow{-g_m R_s} \text{source of M2}, \text{drain of M2 } \xrightarrow{R_s} \text{drain of M1} \\ & i_{r_0} = \frac{N_p r_0}{r_0} = \frac{N_p - I_p R_s}{r_0} \\ * &= \frac{V_p}{r_0} - I_p \left[ g_m R_s + \frac{R_s}{r_0} \right] = I_p \left[ 1 + g_m R_s + \frac{R_s}{r_0} \right] = \frac{N_p}{r_0} \end{aligned}$$

$$R_{eq} \triangleq \frac{V_p}{I_p} = \frac{\frac{V_p}{r_0}}{\frac{I_p}{r_0}} r_0 \left[ 1 + g_m R_s + \frac{R_s}{r_0} \right] = r_0 + R_s + g_m R_s r_0 = (r_0 + R_s) \left[ 1 + g_m R_s / r_0 \right]$$

Per avere  $R_{eq}$  molto alta è necessario buon soluzione degenerare il source per avere un buon gen. corrente dalla resistenza più alta

## Stadio ampli con carico attivo (continua)



$$\begin{aligned} I &= |Kp| (V_{GS1} - V_{Tp})^2 \\ &= K_u (V_{GS1} - V_{Tn})^2 \quad \boxed{\Rightarrow V_{GS1} = \sqrt{\frac{I}{K_u}} + V_{Tn}} \quad \begin{array}{l} \text{(trovo la soluzione} \\ \text{con il t del' eq} \\ \text{di 2° grado perché} \\ \text{V_{GS} deve essere maggiore} \\ \text{della soglia)} \end{array} \end{aligned}$$

Come garantisco  $M_1, M_2$  SAT?

$$\begin{aligned} \text{Per } M_1 \rightarrow V_{GS1} &< V_{in} \quad \xrightarrow[V_{Tn}]{SAT} V_{GS1} \quad \boxed{\Rightarrow \text{sempre che } M_1, M_2 \text{ siano ON}} \\ M_2 \rightarrow V_{GS2} &> V_{Tp} \quad \xrightarrow[V_{Tp}]{SAT} V_{GS2} \quad \xrightarrow[V_{Tn}]{SAT} V_{GS2} \end{aligned}$$

$$V_{D1} = V_{G1} - V_{D1} < V_{Tn} \quad \text{in cui } V_{D1} = V_{out} \quad V_{G1} - V_{out} < V_{Tn} \quad \boxed{V_{out} \geq V_{G1} - V_{Tn}}$$

$$V_{D2} = V_{G2} - V_{D2} > V_{Tp} \quad \text{in cui } V_{D2} = V_{out} \quad V_{G2} - V_{out} > V_{Tp} \quad \boxed{V_{out} < V_{G2} - V_{Tp}}$$

Le condizioni per la SAT  $V_{G1} - V_{Tn} < V_{out} < V_{G2} - V_{Tp}$  nel nostro caso:

$$-V_{Tn} < V_{out} < V_a - V_{Tp} \rightsquigarrow \text{in polarizzazione } V_{GS} = 0V$$

